0 (( (L(M(O(4T(H(J(4)PR)3)7)I*3Y**0'+eX++O,[,9--S..l/[/U00t1 2/22({3(3(3/31&4XX4%4%4(4(&52O5[515?6(P6)y6.656 7/7.E7t7777 7 77 8838:8U8p8v8888(889"9;9[9{9999999:0:?:V:m::G: :;;";^;w;;;;=;&!<H<$e<"<-<<-<3!=U=r=3=#==> >%&>)L>%v>!>!>$>??83?l?"??!??'?'&@N@7f@@W@} APA4AkBt}B(B4C5PCBCC&C D+DJDgD)D,D,D9 ECDE7E;EREROF/FF"F#G4GQG-jG(GGG!G5H&IH'pH/H)H/H"I!@IbbI.II J(JCJ!UJ0wJJJ!J%J%K<9KvK#K2K+K L9LXLsL3L/LLMM9M RMsMM+MM"M N*&N%QN#wN7N N=N72O!jO5O"O O P 'PHP!hP PP2P1P,0Q+]Q2Q2Q)QR2R)FR!pR'R'R'R S:"S]SvSSSSSSST6TTTrTTT"TT"TU.UKUcUU!UEU'V-VIVgV1V9V)V;W=XW^W8W?.XAnXbX;Y=OY^Y:Y<'Z]dZ=Z;[=<[^z[=[?\`W\;\=\^2];]=]^ ^;j^=^^^:C_<~_]_9`;S`\`;`=(a^fa)a#a9b9Mb?b?b3c9;c?uc?c@cB6dcyd d6d5eNe`ere eee%eef-f>fUf%sfffffFf2-g0`g+g.g1gh))h8"˖+#:>:y9җ `-`@z;:H@CWܛ&>]z//Ȝ2?+Vk>B^DX3#0$T%y$ğ;8W'r1E̠;:NE0ϡB'C%kw8 B$Y#~-=!$*F&q8ѤB +&L=s3"+'4\DuE !!$Ch.%'ۧS.W.$9ڨ8,M>z"Lܩ<),fG/۪( (4(]'(.׫+928l;077J."ԭ-#181j1ήP;Xu"֯'&&@&g&ΰ3++'W'!±(- T;5 Ʋ(';8At2AA+kmFٴE EfoAA^k@ @MjEA?AkøC/CsmA%AgkAAWkAAGk@@6jw??"ibA̾AkP+':=K@=19:CtCFFCp'=#a}+# 33g~0'!(JgQH650l4>$6-Jx2/0%*"P%s%:,&'Nf*}%F&lm+C T%b1J1"T6k6660GHxXD,_8.?>42s)"($Aa|-E,]1#? $L9q*#AX2s2,;!B&d<D; +I/u'!33#HW]V@U9 & "#6/Z*D3.+b26,*%P$o*))';[y.+)9oFkJBa>-od9""%*</^'vwB+lO;5tA\H,'rV!4wI}fe $>sG\.)S|Mls.rL{Q M{SXf)^N~$b?k6-c#eiyJ(@g54#63A D[HWL280h81PKYOuR!Y+ (yKU/&]UZj bV?min_tzC[FQ~gaWp 2n|<7d pN=c G=x X7E*Rv}u_E;h:qq&I:3]D,Z%j1 T0xPCmT@z`` :$(8(A ` no-aliases Use canonical instruction forms. numeric Print numeric register names, rather than ABI names. For the options above, the following values are supported for "%s": aliases Do print instruction aliases. compact-assembly Do not emit a new line between bundles of instructions. debug_dump Temp switch for debug trace. no-aliases Don't print instruction aliases. no-compact-assembly Emit a new line between bundles of instructions. no-notes Don't print instruction notes. no-pc Don't print program counter prefix. ctx4 Force disassembly using 4-context mode. ctx8 Force 8-context mode, takes precedence. notes Do print instruction notes. pretty Print 32-bit words in natural order corresponding to re-ordered instruction. The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following BPF specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following KVX specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following LoongArch disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following NFP specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M to select the correct opcode class(es). Warning: illegal use of double register pair. pseudoc Use pseudo-c syntax. v1,v2,v3,v4,xbpf Version of the BPF ISA to use. hex,oct,dec Output numerical base for immediates. addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic (AT&T syntax only) Display instruction with AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic (AT&T syntax only) Display instruction with Intel mnemonic intel64 Display instruction in Intel64 ISA suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # internal error, undefined modifier (%c)# internal error, undefined operand in `%s %s'# internal error, unknown tag in opcode template (%s)$%dsp16() takes a symbolic address, not a number%dsp8() takes a symbolic address, not a number'LSL' operator not allowed'ROR' operator not allowed(DP) offset out of range.(SP) offset out of range.(unknown)*illegal**unknown operands type: %d**unknown*, , .21-bit offset out of range64-bit address is disabled [[][]:ABORT: unknown operandAn error occurred while generating the extension instruction operationsAssume all insns are Thumb insnsAttempt to find bit index of 0BO value implies no branch hint, when using + or - modifierBad immediate expressionBad register in postincrementBad register in preincrementBad register nameBiiiig Trouble in parse_imm16!Bit number for indexing general register is out of range 0-15Byte address required. - must be even.Disassemble "register" namesDisassemble in ESA architecture modeDisassemble in z/Architecture modeDisassemble only into canonical instructions.Don't understand 0x%x Enable CDE extensions for coprocessor N spaceEnforce the designated architecture while decoding.Error processing section %u Error: read from memory failedExamine preceding label to determine an insn's typeFile has invalid ME-Config section.File has no ME-Config section.GPR odd is illegalHmmmm 0x%xImmediate is out of range -128 to 127Immediate is out of range -32768 to 32767Immediate is out of range -512 to 511Immediate is out of range -7 to 8Immediate is out of range -8 to 7Immediate is out of range 0 to 65535Invalid NFP option: %sInvalid size specifierLP_COUNT register cannot be used as destination registerLabel conflicts with `Rx'Label conflicts with register nameName well-known globalsNo relocation for small immediateNot a pc-relative address.Only $sp or $15 allowed for this opcodeOnly $tp or $13 allowed for this opcodeOperand is not a symbolOperand out of range. Must be between -32768 and 32767.Please report this bugPrint CP0 register and HWR names according to specified architecture.Print CP0 register names according to specified architecture. Default: based on binary being disassembled. Print FPR names according to specified ABI. Default: numeric. Print GPR and FPR names according to specified ABI. Print GPR names according to specified ABI. Default: based on binary being disassembled. Print HWR names according to specified architecture. Default: based on binary being disassembled. Print instruction description as commentPrint numeric register names, rather than ABI names.Print the CSR according to the chosen privilege spec.Print unknown instructions according to length from first two bitsRecognize DSP instructions.Recognize FPU QuarkSE-EM instructions.Recognize FPX DP instructions.Recognize FPX SP instructions.Recognize MSA instructions. Recognize NPS400 instructions.Recognize double assist FPU instructions.Recognize double precision FPU instructions.Recognize single precision FPU instructions.Recognize the Global INValidate (GINV) ASE instructions. Recognize the Loongson Content Address Memory (CAM) instructions. Recognize the Loongson EXTensions (EXT) instructions. Recognize the Loongson EXTensions R2 (EXT2) instructions. Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions. Recognize the eXtended Physical Address (XPA) ASE instructions. Recognize the virtualization ASE instructions. Register list is not validRegister must be between r0 and r7Register must be between r8 and r15Register number is not validSR/SelID is out of rangeSVE `movprfx' compatible instruction expectedSVE instruction expected after `movprfx'SelID is out of rangeSelect raw register namesSelect register names used by GCCSelect register names used in ARM's ISA documentationSelect register names used in the APCSSelect register names used in the ATPCSSelect special register names used in the ATPCSSmall operand was not an immediate numberSpecial purpose register number is out of rangeSyntax error: No trailing ')'The ME-Config section is corrupt.The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbolUIMM = 00000 is illegalUIMM values >15 are illegalUIMM values >7 are illegalUnknown error %d Use canonical instruction forms. Use only hexadecimal number to print immediates.VSR overlaps ACC operandValue is not aligned enoughValue of A operand must be 0 or 1W keyword invalid in FR operand slot.W register expectedWarning: disassembly unreliable - not enough bytes availableWarning: illegal as 2-op instrWarning: illegal as emulation instrWarning: reserved use of A/L and B/W bits detectedWarning: unrecognised CALLA addressing modeaccepted values are from -1 to 6address register in load rangeaddress writeback expectedassertion fail %s:%dattempt to set 'at' bits when using + or - modifierattempt to set y bit when using + or - modifierbad case %d (%s) in %s:%dbad instruction `%.50s'bad instruction `%.50s...'bit,base is out of rangebit,base out of range for symbolbranch operand unalignedbranch to odd offsetbranch value not in range and to odd offsetbranch value out of rangebyte index must be a multiple of 8byte relocation unsupportedcannot use odd number destination registercannot use odd number source registercde coprocessor not between 0-7: %scgen_parse_address returned a symbol. Literal required.coproc must have an argument: %scoprocN argument takes options "generic", "cde", or "CDE": %sdestination register differs from preceding instructiondisplacement value is not aligneddisplacement value is not in range and is not aligneddisplacement value is out of rangedsp:16 immediate is out of rangedsp:20 immediate is out of rangedsp:24 immediate is out of rangedsp:8 immediate is out of rangeexpected `%s' after previous `%s'expected a range of four offsetsexpected a range of two offsetsexpected a selection register in the range w12-w15expected a selection register in the range w8-w11expected a single offset rather than a rangeexpecting got relative address: got(symbol)expecting got relative address: gotoffhi16(symbol)expecting got relative address: gotofflo16(symbol)expecting gp relative address: gp(symbol)extend operator expectedextraneous registerfirst register of the range should be r13floating-point immediate expectedfloating-point value must be 0.0 or 1.0floating-point value must be 0.5 or 1.0floating-point value must be 0.5 or 2.0illegal L operand valueillegal MEP INDEX setting '%x' in ELF header e_flags fieldillegal PL operand valueillegal WC operand valueillegal bitmaskillegal id (%d)illegal immediate valueillegal use of parenthesesimm10 is out of rangeimm:6 immediate is out of rangeimmediate is out of range 0-7immediate is out of range 1-2immediate is out of range 1-8immediate is out of range 2-9immediate offsetimmediate out of rangeimmediate too big for element sizeimmediate valueimmediate value cannot be registerimmediate value is out of rangeimmediate value out of rangeimmediate zero expectedincompatible L operand valueindex register in load rangeindex register xzr is not allowedinstruction opens new dependency sequence without ending previous oneinsufficient data to decode instructioninternal disassembler errorinternal error: bad insn unitinternal error: bad major codeinternal error: bad sparc-opcode.h: "%s" == "%s" internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx internal error: bad vliw->next_slot valueinternal error: cris_cgen_cpu_open: no endianness specifiedinternal error: cris_cgen_cpu_open: unsupported argument `%d'internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: don't know how to handle parsing resultsinternal error: epiphany_cgen_cpu_open: no endianness specifiedinternal error: epiphany_cgen_cpu_open: unsupported argument `%d'internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: fr30_cgen_cpu_open: no endianness specifiedinternal error: fr30_cgen_cpu_open: unsupported argument `%d'internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: frv_cgen_cpu_open: no endianness specifiedinternal error: frv_cgen_cpu_open: unsupported argument `%d'internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: immediate() called with invalid byte count %dinternal error: ip2k_cgen_cpu_open: no endianness specifiedinternal error: ip2k_cgen_cpu_open: unsupported argument `%d'internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: iq2000_cgen_cpu_open: no endianness specifiedinternal error: iq2000_cgen_cpu_open: unsupported argument `%d'internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: lm32_cgen_cpu_open: no endianness specifiedinternal error: lm32_cgen_cpu_open: unsupported argument `%d'internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: m32c_cgen_cpu_open: no endianness specifiedinternal error: m32c_cgen_cpu_open: unsupported argument `%d'internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: m32r_cgen_cpu_open: no endianness specifiedinternal error: m32r_cgen_cpu_open: unsupported argument `%d'internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: mep_cgen_cpu_open: no endianness specifiedinternal error: mep_cgen_cpu_open: unsupported argument `%d'internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: mt_cgen_cpu_open: no endianness specifiedinternal error: mt_cgen_cpu_open: unsupported argument `%d'internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: or1k_cgen_cpu_open: no endianness specifiedinternal error: or1k_cgen_cpu_open: unsupported argument `%d'internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: unknown hardware resourceinternal error: unknown operand, %sinternal error: unrecognized field %d while building insninternal error: unrecognized field %d while decoding insninternal error: unrecognized field %d while getting int operandinternal error: unrecognized field %d while getting vma operandinternal error: unrecognized field %d while parsinginternal error: unrecognized field %d while printing insninternal error: unrecognized field %d while setting int operandinternal error: unrecognized field %d while setting vma operandinternal error: xstormy16_cgen_cpu_open: no endianness specifiedinternal error: xstormy16_cgen_cpu_open: unsupported argument `%d'internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal relocation type invalidinternal: non-debugged code (test-case missing): %s:%dinvalid %function() hereinvalid Ddd valueinvalid R operandinvalid TH valueinvalid address type for operandinvalid addressing modeinvalid arithmetic immediateinvalid base address register operandinvalid bat numberinvalid conditional optioninvalid constantinvalid counter accessinvalid extend/shift operatorinvalid immediate, must be 1, 2, or 4invalid increment amountinvalid mask fieldinvalid mfcr maskinvalid offsetinvalid offset: must be in the range [-512, -8] and be a multiple of 8invalid operand. type may have values 0,1,2 only.invalid position, should be 0, 16, 32, 48 or 64.invalid position, should be 0, 8, 16, or 24invalid position, should be 16, 32, 64 or 128.invalid position, should be one of: 0,4,8,...124.invalid post-increment amountinvalid registerinvalid register for stack adjustmentinvalid register nameinvalid register number, should be blinkinvalid register number, should be fpinvalid register number, should be pclinvalid register offsetinvalid replicated MOV immediateinvalid shift amountinvalid shift operatorinvalid size value must be on range 1-64.invalid size, should be 1, 2, 4, or 8invalid size, value must be invalid sprg numberinvalid tbr numberinvalid value for CMEM ld/st immediateinvalid value for immediatejump hint unalignedjunk at end of linelast register of the range doesn't fitmerging predicate expected due to preceding `movprfx'mis-matched privilege spec set by %s=%s, the elf privilege attribute is %smissing `)'missing `]'missing extend operatormissing mnemonic in syntax stringmissing registermultipliernegative immediate value not allowednegative or unaligned offset expectedno shift amount allowed for 8-bit constantsnot a valid r0l/r0h pairoffset(IP) is not a valid formoperand is not zerooperand out of range (%ld not between %ld and %ld)operand out of range (%ld not between %ld and %lu)operand out of range (%lu not between %lu and %lu)operand out of range (0x%lx not between 0 and 0x%lx)operand out of range (not between 1 and 255)output register of preceding `movprfx' expected as outputoutput register of preceding `movprfx' not used in current instructionoutput register of preceding `movprfx' used as inputparse_addr16: invalid opindex.percent-operator operand is not a symbolposition value is out of rangepredicate register differs from that in preceding `movprfx'predicated instruction expected after `movprfx'previous `movprfx' sequence not closedreading from a write-only registerreg pair must be contiguousreg pair must start from even regregister R30 is a limm indicatorregister element indexregister must be BLINKregister must be GPregister must be ILINK1register must be ILINK2register must be PCLregister must be R0register must be R1register must be R2register must be R3register must be SPregister must be either r0-r3 or r12-r15register name used as immediate valueregister numberregister number must be evenregister out of rangeregister size not compatible with previous `movprfx'register source in immediate moveregister unavailable for short instructionsrelocation invalid for storerotate expected to be 0, 90, 180 or 270rotate expected to be 90 or 270second reg in pair should be xzr if first is xzrshift amountshift amount must be 0 or 12shift amount must be 0 or 16shift amount must be 0 or 8shift amount must be a multiple of 16shift is not permittedshift operator expectedsize register differs from preceding instructionsource and target register operands must be differentsource register differs from preceding instructionspecified register cannot be read fromspecified register cannot be written tostack pointer register expectedstart register out of rangestarting offset is not a multiple of 2starting offset is not a multiple of 4syntax error (expected char `%c', found `%c')syntax error (expected char `%c', found end of instruction)the register-index form of PRFM does not accept opcodes in the range 24-31the three register operands must be distinct from one anotherthis `%s' should have an immediately preceding `%s'undefinedunexpected address writebackunknownunknown 0x%02lxunknown 0x%04lxunknown BPF CPU version %u unknown S/390 disassembler option: %sunknown constraint `%c'unknown operand shift: %xunknown privileged spec set by %s=%sunknown reg: %dunrecognised disassembler CPU option: %sunrecognised disassembler option: %sunrecognised register name set: %sunrecognized disassembler option with '=': %sunrecognized disassembler option: %sunrecognized form of instructionunrecognized instructionvalue must be a multiple of 16value must be in the range 0 to 240value must be in the range 0 to 28value must be in the range 0 to 31value must be in the range 1 to value must be power of 2value out of range 1 - 256vector5 is out of rangevector8 is out of rangewarning: ignoring unknown -M%s optionwidth value is out of rangewriting to a read-only registerProject-Id-Version: opcodes 2.43.90 Report-Msgid-Bugs-To: https://sourceware.org/bugzilla/ POT-Creation-Date: 2025-01-19 12:20+0000 PO-Revision-Date: 2025-06-09 06:49+0200 Last-Translator: Antonio Ceballos Language-Team: Spanish Language: es MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. no-aliases Utiliza formatos de instrucción canónicos. numeric Imprime nombres de registro numéricos, en vez de nombres ABI. Para las opciones anteriores, se admiten los siguientes valores de «%s»: aliases Imprime alias de las instrucciones. compact-assembly No emite nueva línea entre grupos de instrucciones. debug_dump Opción temporal para traza de depuración. no-aliases No imprime alias de las instrucciones. no-compact-assembly Emite nueva línea entre grupos de instrucciones. no-notes No imprime notas de las instrucciones. no-pc No imprime el prefijo del contador de programa. ctx4 Desensamblaje forzoso utilizando modo de 4 contextos. ctx8 Modo de 8 contextos forzoso; tiene precedencia. nties Imprime notas de las instrucciones. pretty Imprime palabras de 32 bits en orden natural correspondientes a la instrucción reordenada. Las siguientes opciones de desensamblador específicas de AARCH64 se admiten para usarse con el interruptor -M (si hay varias opciones, deben separarse con comas): Se admiten las siguientes opciones de desensamblador específicas de ARC para usar con el indicador -M (si hay varias opciones, deben separarse con comas): Se admiten las siguientes opciones de desensamblador específicas de ARM para usarse con el interruptor -M: Se admiten las siguientes opciones de desensamblador específicas de BPF para usarse con el interruptor -M (si hay varias opciones, deben separarse con comas): Se admiten las siguientes opciones de desensamblador específicas de KVX para usarse con el interruptor -M (si hay varias opciones, se deben separar con comas): Se admiten las siguientes opciones de desensamblador específicas de LoongArch para usarse con el interruptor -M (si hay varias opciones, se deben separar con comas): Se admiten las siguientes opciones de desensamblador específicas de MIPS para usarse con el interruptor -M (si hay varias opciones, se deben separar con comas): Se admiten las siguientes opciones de desensamblador específicas de NFP para usarse con el interruptor -M (si hay varias opciones, se deben separar con comas): Se admiten las siguientes opciones de desensamblador específicas de PPC con el interruptor -M: Se admiten las siguientes opciones especificas del desensamblador RISC-V para emplearse con el interruptor -M (si hay varias opciones, deben separarse con comas): Se admiten las siguientes opciones de desensamblador específicas de S/390 para usarse con el interruptor -M (si hay varias opciones, deben separarse con comas): Se admiten las siguientes opciones de desensamblador específicas de i386/x86-64 con el interruptor -M (las opciones múltiples se deben separar con comas): Aviso: puede que el desensamblado sea incorrecto a causa de la elección de la clase de código de operación adivinada. Utilice .M para seleccionar la(s) clase(s) correcta(s) de código de operación. Aviso: uso ilegal de pareja de registro doble. pseudoc Utiliza syntaxis pseudo-c. v1,v2,v3,v4,xbpf Versión del ISA BPF que se utilizará. hex,oct,dec Base numérica de salida para los inmediatos. addr16 Asume un tamaño de dirección de 16 bits addr32 Asume un tamaño de dirección de 32 bits addr64 Asume un tamaño de dirección de 64 bit amd64 Muestra las instrucciones en ISA AMD64 att Muestra las instrucciones con sintaxis AT&T att-mnemonic (sintaxis AT&T únicamente) Muestra la instrucción con mnemónico AT&T data16 Asume un tamaño de datos de 16 bits data32 Asume un tamaño de datos de 32 bits i386 Desensambla en modo de 32 bits i8086 Desensambla en modo de 16 bits intel Muestra las instrucciones con sintaxis Intel intel-mnemonic (sintaxis AT&T únicamente) Muestra la instrucción con mnemónico Intel intel64 Muestra instrucción en ISA Intel64 suffix Siempre muestra el sufijo de instrucción con sintaxis AT&T x86-64 Desensambla en modo de 64 bits # error interno, modificador no definido (%c)# error interno, operando indiefinido en «%s %s»# error interno; etiqueta desconocida en la plantilla de códigos de operación (%s)$%dsp16() toma una dirección simbólica, no un número%dsp8() toma una dirección simbólica, no un númerooperador «LSL» no permitidooperador «ROR» no permitidodesplazamiento (DP) fuera de rango.desplazamiento (SP) fuera de rango.(desconocido)*ilegal**tipo de operandos desconocido: %d**desconocida*, , .desplazamiento de 21 bits fuera de rangola dirección de 64 bits está desactivada [[][]:ABORTAR: operando desconocidoSe ha producido un error al generar las operaciones de instrucción extendidasAsumir que todas las insns son insns ThumbSe intentó encontrar un índice de bit de 0el valor de BO implica que no hay pista de rama, utilizando el modificador + ó -Expresión inmediata incorrectaRegistro incorrecto en el postincrementoRegistro incorrecto en el preincrementoNombre de registro incorrecto¡Graaaan Problema en parse_imm16!El número de bit para el registro general de indexación está fuera del rango 0-15Se requiere una dirección de byte. - debe ser par.Desensambla los nombres de «registro»Desensambla en modo de arquitectura ESADesensambla en modo z/ArchitectureDesensambla únicamente en instrucciones canónicas.No se entiende 0x%x Habilitar las extensiones CDE para el espacio N del coprocesadorImpone la arquitectura designada al descodificar.Error al procesar la sección %u Error: lectura de memoria falladaExaminar la etiqueta precedente para determinar el tipo de una insnEl fichero tiene una sección ME-Config que no es válida.El fichero no tiene sección ME-Config.GPR impar es ilegalHmmmm 0x%xEl inmediato está fuera del rango -128 a 127El inmediato está fuera del rango -32768 a 32767El inmediato está fuera del rango -512 a 511El inmediato está fuera del rango -7 a 8El inmediato está fuera del rango -8 a 7El inmediato está fuera del rango 0 a 65535Opción NFP no válida: %sEspecificador de tamaño no válidoEl registro LP_COUNT no puede utilizarse como registro destinoLa etiqueta está en conflicto con «Rx»La etiqueta está en conflicto con el nombre de registroNombra los globales bien conocidosNo hay reubicación para inmediato pequeñoNo es una dirección relativa a pc.Sólo se permite $sp o $15 para este código de operaciónSólo se permite $tp o $13 para este código de operaciónEl operando no es un símboloOperando fuera de rango. Debe estar entre -32768 y 32767.Por favor, informe de este errorImprime los nombres de registro CP0 de acuerdo a la arquitectura especificada.Imprime nombres de registro CP0 de acuerdo a la arquitectura especificada. Por defecto: basado en el binario a desensamblar. Imprime nombres FPR de acuerdo a la ABI especificada. Por defecto: numérico. Imprime los nombres GPR y FPR de acuerdo a la ABI especificada. Imprime nombres GPR de acuerdo a la ABI especificada. Por defecto: basado en el binario a desensamblar. Imprime nombres HWR de acuerdo a la arquitectura especificada. Por defecto: basado en el binario a desensamblar. Imprime la descripción de la instrucción como comentarioImprime los nombres de registro numéricos, en lugar de los nombres ABI.Imprime el CSR según la especificación de privilegios elegida.Imprime instrucciones desconocidas de acuerdo a la longitud desde los primeros dos bitsReconoce instrucciones DSP.Reconoce instrucciones FPU QuarkSE-EM.Reconoce instrucciones FPX DP.Reconoce instrucciones FPX SP.Reconoce instrucciones MSA. Reconoce instrucciones NPS400Reconoce instrucciones FPU de asistencia doble.Reconoce instrucciones FPU de doble precisión.Reconoce instrucciones FPU de precisión sencilla.Reconoce las instrucciones ASE de invalidación global (GINV). Reconoce las instrucciones ASE de memoria de direcciones de contenido Loongson (CAM). Reconoce las instrucciones ASE de extensiones Loongson (EXT). Reconoce las instrucciones ASE de extensiones R2 Loongson (EXT2). Reconoce las instrucciones ASE de las instrucciones de extensiones multimedia Loongson (MMI). Reconoce las instrucciones ASE de dirección física extendida (XPA). Reconoce las instrucciones ASE de virtualización. La lista de registros no es válidaEl registro debe estar entre r0 y r7El registro debe estar entre r8 y r15El número de registro no es válidoSR/SelID está fuera de rangose esperaba una instrucción compatible con «movprfx» SVEse esperaba una instrucción SVE después de «movprfx»SelID está fuera de rangoSeleccionar nombres de registros brutosSeleccionar nombres de registro empleados por GCCSeleccionar nombres de registro empleado en documentación ISA de ARMSeleccionar los nombres de registro empleados en el de APCSSeleccionar las nombres de registro utilizados en el ATPCSSeleccionar los nombres de registros especiales empleados en el ATPCSEl operando pequeño no era un número inmediatoEl número de registro de propósito especial está fuera de rangoError sintáctico: No termina con «)»La sección ME-Config está corrupta.Las siguientes opciones de desensamblador específicas de WebAssembly son admitidas para usarse con el interruptor -M: El operando del operador de porcentaje no es un símboloUIMM = 00000 es ilegallos valores de UIMM >15 son ilegaleslos valores de UIMM >7 son ilegalesError desconocido %d Utiliza formatos de instrucción canónicos. Solo emplea números en hexadecimal para imprimir inmediatos.VSR se solapa con el operando ACCEl valor no está suficientemente alineadoEl valor del operando A debe ser 0 o 1palabra clave W no válida en la ranura del operando FR.se esperaba registro WAviso: desensamblado no fiable - sin suficientes bytes disponiblesAviso: ilegal como instr de 2 opAviso: ilegal como instr de emulaciónAviso: se ha detectado un uso reservado de los btis A/L y B/WAviso: modo de direccionamiento CALLA no reconocidovalores aceptados son entre -1 y 6registro de dirección en el rango de cargase esperaba «writeback» de direcciónfallo de aserción %s:%dintento de establecer el bit «at» utilizando el modificador + ó -intento de establecer el bit y cuando utiliando el modificador + ó -caso %d (%s) incorrecto en %s:%dinstrucción equivocada «%.50s»instrucción equivocada «%.50s...»bit,base está fuera de rangobit,base está fuera de rango para el símbolooperando de ramificación sin alinearramificación a un desplazamiento imparel valor de ramificación no está dentro de rango e indica un desplazamiento imparel valor de ramificación está fuera de rangoel indice de byte tiene que ser múltiplo de 8no se admite la reubicación de byteno se puede utilizar un número impar de registro destinono se puede utilziar un número impar de registro origenel coprocesador cde no está entre 0 y 7: %scgen_parse_address devolvió un símbolo. Se requiere literal.coproc debe tener un argumento: %sel argumento de coprocN toma las opciones «generic», «cde» o «CDE»: %sel registro de destino difiere de la instrucción precedenteel valor de desplazamiento no está alineadoel valor de desplazamiento no está dentro de rango y no está alineadoel valor de desplazamiento está fuera de rangoel inmediato dsp:16 está fuera de rangoel inmediato dsp:20 está fuera de rangoel inmediato dsp:24 está fuera de rangoel inmediato dsp:8 está fuera de rangose esperaba «%s» tras el «%s» previose esperaba un rango de cuatro desplazamientosse esperaba un rango de dos desplazamientosse esperaba un registro de selección en el rango w12-w15se esperaba un registro de selección en el rango w8-w11se esperaba un desplazamiento singular en lugar de un rangoesperando dirección relativa got: got(símbolo)esperando dirección relativa got: gotoffhi16(símbolo)esperando dirección relativa got: gotofflo16(símbolo)esperando dirección relativa gp: gp(símbolo)se esperaba operador de extensiónregistro extrañoel primer registro del rango debería ser r13se esperaba coma flotante inmediatael valor de coma flotante tiene que ser 0,0 o 1,0el valor de coma flotante tiene que ser 0,5 o 1,0el valor de coma flotante tiene que ser 0,5 o 2,0valor del operando L ilegalconfiguración «%x» de INDEX MEP ilegal en el campo e_flags de la cabecera ELFvalor del operando PL ilegalvalor del operando WC ilegalmáscara de bits ilegalid ilegal (%d)valor inmediato ilegalutilización ilegal de paréntesisimm10 está fuera de rangoel inmediato imm:6 está fuera de rangoel inmediato está fuera del rango 0-7el inmediato está fuera del rango 1-2el inmediato está fuera del rango 1-8el inmediato está fuera del rango 2-9desplazamiento inmediatofuera de rango inmediatoinmediato demasiado grande para tamaño de elementovalor inmediatoel valor inmediato no puede ser un registroel valor inmediato está fuera de rangoel valor inmediato está fuera de rangose esperaba cero inmediatovalor del operando L incompatibleregistro de índice en el rango de cargael registro de índice xzr no está permitidola instrucción abre una nueva serie de dependencias sin haber terminado la anteriordatos insuficientes para descodificar la instrucciónerror interno del desensambladorerror interno: unidad de insn incorrectaerror interno: código mayor incorrectoerror interno: sparc-opcode.h incorrecto: «%s» == «%s» error interno: sparc-opcode.h incorrecto: «%s», %#.8lx, %#.8lx error interno: valor de vliw->next_slot incorrectoerror interno: cris_cgen_cpu_open: «endianness» no especificadaerror interno: cris_cgen_cpu_open: argumento «%d» no disponibleerror interno: cris_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: se desconoce cómo manejar los resultados del análisiserror interno: epiphany_cgen_cpu_open: «endianness» no especificadaerror interno: epiphany_cgen_cpu_open: argumento «%d» no disponibleerror interno: epiphany_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: fr30_cgen_cpu_open: «endianness» no especificadaerror interno: fr30_cgen_cpu_open: argumento «%d» no disponibleerror interno: fr30_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: frv_cgen_cpu_open: «endianness» no especificadaerror interno: frv_cgen_cpu_open: argumento «%d» no disponibleerror interno: frv_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: immediate() llamado con contador de byte no válido %derror interno: ip2k_cgen_cpu_open: «endianness» no especificadaerror interno: ip2k_cgen_cpu_open: argumento «%d» no disponibleerror interno: ip2k_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: iq2000_cgen_cpu_open: «endianness» no especificadaerror interno: iq2000_cgen_cpu_open: argumento «%d» no disponibleerror interno: iq2000_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: lm32_cgen_cpu_open: «endianness» no especificadaerror interno: lm32_cgen_cpu_open: argumento «%d» no disponibleerror interno: lm32_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: m32c_cgen_cpu_open: «endianness» no especificadaerror interno: m32c_cgen_cpu_open: argumento «%d» no disponibleerror interno: m32c_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: m32r_cgen_cpu_open: «endianness» no especificadaerror interno: m32r_cgen_cpu_open: argumento «%d» no disponibleerror interno: m32r_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: mep_cgen_cpu_open: «endianness» no especificadaerror interno: mep_cgen_cpu_open: argumento «%d» no disponibleerror interno: mep_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: mt_cgen_cpu_open: «endianness» no especificadaerror interno: mt_cgen_cpu_open: argumento «%d« no disponibleerror interno: mt_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: or1k_cgen_cpu_open: «endianness» no especificadaerror interno: or1k_cgen_cpu_open: argumento «%d« no disponibleerror interno: or1k_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»error interno: recurso hardware desconocidoerror interno: operando desconocido, %serror interno: campo %d no reconocido al construir la insnerror interno: campo %d no reconocido al descodificar la insnerror interno: campo %d no reconocido al obtener el operando interror interno: campo %d no reconocido al obtener el campo vmaerror interno: campo %d no reconocido al analizarerror interno: campo %d no reconocido al imprimir la insnerror interno: campo %d no reconocido al establecer el operando interror interno: campo %d no reconocido al establecer el operando vmaerror interno: xstormy16_cgen_cpu_open: «endianness» no especificadaerror interno: xstormy16_cgen_cpu_open: argumento «%d« no disponibleerror interno: xstormy16_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d»tipo de reubicación interna no válidointerno: código sin depurar (falta el caso de prueba): %s:%d%funcion() no válida aquívalor de Ddd no válidooperando R no válidovalor de TH no válidotipo de dirección no válido para operandomodo de direccionamiento no válidoinmediato aritmético no válidooperando del registro de dirección base no válidonúmero bat no válidoopción condicional no válidaconstante no válidaacceso a contador no válidooperador de extensión/desplazamiento no válidoinmediato no válido, debe ser 1, 2 o 4cantidad de incremento no válidacampo de máscara no válidomáscara mfcr no válidadesplazamiento no válidodesplazamiento no válido: debe estar en el rango [-512, -8] y ser múltiplo de 8operando no válido. el tipo puede tener los valores 0,1,2 únicamente.posición no válida; debería ser 0, 16, 32, 48 o 64.posición no válida; debería ser 0, 8, 16 o 24posición no válida, debería ser 16, 32, 64 o 128.posición no válida; debería ser una de estas: 0,4,8,...124.cantidad post-incremental no válidaregistro no válidoregistro no válido para el ajuste de la pilanombre de registro no válidonúmero de registro no válido; debería ser blinknúmero de registro no válido; debería ser fpnúmero de registro no válido; debería ser pcldesplazamiento de registro no válidoinmediato MOV replicado no válidocantidad de desplazamiento no válidaoperador de desplazamiento no válidovalor del tamaño no válido; debe estar en el rango 1-64.tamaño no válido; debería ser 1, 2, 4 u 8tamaño no válido; el valor debe ser número sprg no válidonúmero tbr no válidovalor no válido para inmediato CMEM ld/stvalor no válido para inmediatopista de salto sin alinearbasura al final de la líneael último registro del rango no cabese esperaba un predicado de fusión a causa del «movprfx» precedenteespecificación de privilegio no coincidente establecida mediante %s=%s; el atributo de privilegio elf es %sfalta un «)»falta un «]»operador de extensión ausentemnemónico ausente en la cadena sintácticaregistro ausentemultiplicadorvalor inmediato negativo no permitidose esperaba desplazamiento negativo o no alineadono se permite ninguna cantidad de desplazamiento para constantes de 8 bitsno es un par r0l/r0h válidoel desplazamiento(IP) no está en formato válidoel operando no es cerooperando fuera de rango (%ld no está entre %ld y %ld)operando fuera de rango (%ld no está entre %ld y %lu)operando fuera de rango (%lu no está entre %lu y %lu)operando fuera de rango (0x%lx no está entre 0 y %lx)operando fuera de rango (no está entre 1 y 255)el registro de salida del «movprfx» precedente se esperaba como salidael registro de salida del «movprfx» precedente no se utiliza en la instrucción actualregistro de salida del «movprfx» precedente utilizado como entradaparse_addr16: índice de operador inválido.el operando del operador de porcentaje no es un símboloel valor de la posición está fuera del rangoel registro de predicado difiere del del «movprfx» precedentese esperaba una instrucción predicada después de «movprfx»la secuencia «movprfx» anterior no está cerradalectura de un registro de sólo escriturala pareja de reg debe ser contiguala pareja de reg debe empezar en reg parel registro R30 es un indicador limmíndice de elemento de registroel registro debe ser BLINKel registro debe ser GPel registro debe ser ILINK1el registro debe ser ILINK2el registro debe ser PCLel registro debe ser R0el registro debe ser R1el registro debe ser R2el registro debe ser R3el registro debe ser SPel registro debe estar entre r0-r3 o r12-r15nombre de registro utilizado como valor inmediatonúmero de registroel número de registro debe ser parregistro fuera de rangotamaño de registro no compatible con el «movprfx» precedenteorigen de registro en move inmediatoel registro no está disponible para instrucciones cortasreubicación inválida para almacenamientorotación esperada 0, 90, 180 o 270rotación esperada 90 o 270el segundo reg de la pareja debería ser xzr si el primero es xzrcantidad de desplazamientola cantidad de desplazamiento tiene que ser 0 o 12la cantidad de desplazamiento tiene que ser 0 o 16la cantidad de desplazamiento debe ser 0 u 8la cantidad de desplazamiento tiene que ser múltiplo de 16no está permitido desplazamientose esperaba operador de desplazamientoel registro de tamaño difiere de la instrucción precedentelos operandos de los registros origen y destino deben ser diferentesel registro de origen difiere de la instrucción precedenteel registro especificado no puede leerse deel registro especificado no puede escribirse ense esperaba registro de puntero de pilaregistro de inicio fuera de rangoel desplazamiento de inicio no es un múltiplo de 2el desplazamiento de inicio no es un múltiplo de 4error sintáctico (se esperaba el carácter «%c», se encontró «%c»)error sintáctico (se esperaba el carácter «%c», se encontró el final de la instrucción)la forma de registro-indice de PRFM no acepta códigos de operación en el rango 24-31los tres operandos de registro deben ser distintos unos de otroseste «%s» debería tener inmediatamente antes un «%s»indefinido«writeback» de dirección inesperadadesconocidadesconocida 0x%02lxdesconocida 0x%04lxversión de CPU BPF desconocida %u opción de desensamblador S/390 desconocida: %srestricción desconocida «%c»desplazamiento de operando desconocido: %xespecificación de privilegio desconocida establecida mediante %s=%sreg desconocido: %dopción de CPU del desensamblador no reconocida: %sopción de desensamblador no reconocida: %snombre del registro seleccionado no reconocido: %sopción del desensamblador no reconocida con «=»: %sopción del desensamblador no reconocida: %sno se reconoce la forma de la instrucciónno se reconoce la instrucciónel valor debe ser un múltiplo de 16el valor debe estar en el rango de 0 a 240el valor debe estar en el rango de 0 a 28el valor debe estar en el rango de 0 a 31el valor debe estar en el rango de 1 a el valor debe ser potencia de 2valor fuera del rango 1 - 256vector5 está fuera del rangovector8 está fuera del rangoaviso: se descarta la opción -M%s desconocidael valor de la anchura está fuera de rangoescritura de un registro de sólo lecturaPRIx64Address 0x% is out of bounds. La dirección 0x% está fuera de los límites.